在Cadence日前的新產品媒體發(fā)布會上，Cadence介紹的第三代并行仿真平臺Xcelium便是一種通過加快測試速度來提高驗證效率的技術。在并行仿真技術的新時代中，工程師無需再擔憂驗證會成為瓶頸。除了Xcelium，Cadence還重點介紹了其全新的基于FPGA的Protium S1原型驗證平臺。這兩款產品皆是Cadence今年3月初發(fā)布的。
“近幾年來，業(yè)界愈加注重早期軟件開發(fā)，從而進一步縮短整體項目時間，這也是我們開發(fā)更先進的硬件仿真和 FPGA 原型設計平臺的動力所在。” Cadence公司系統(tǒng)與驗證事業(yè)部產品管理與運營副總裁Michał Siwiński如是說。
Cadence公司系統(tǒng)與驗證事業(yè)部產品管理與運營副總裁Michał Siwiński
應對SoC 尺寸和復雜度的提升，并行仿真平臺Xcelium誕生
據Michał Siwiński介紹，第三代Xcelium仿真平臺源于收購Rocketick公司帶來的技術，是業(yè)內唯一正式發(fā)布的基于產品流片的并行仿真平臺?；诙嗪瞬⑿羞\算技術，Xcelium可以顯著縮短SoC面市時間。
Xcelium仿真平臺具備以下優(yōu)勢，可以大幅加速系統(tǒng)開發(fā)：
1.多核仿真，優(yōu)化運行時間，加快項目進度：利用Xcelium可顯著縮短執(zhí)行時間，在寄存器傳輸級（RTL）仿真可平均提速3倍，門級仿真可提高5倍，DFT仿真可提高 10倍，節(jié)約項目時間達數周至數月。
2.應用廣泛：Xcelium仿真平臺支持多種最新設計風格和IEEE標準，使工程師無需重新編碼即可提升性能。
3.使用方便：Xcelium仿真平臺的編譯流程將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎，并自動選取最優(yōu)CPU內核數目，提高執(zhí)行速度。
- 采用多項專利技術提高生產力（申請中）：優(yōu)化整個SoC驗證時間的新技術包括：為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。
“較Cadence上一代仿真平臺，Xcelium 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。” Michał Siwiński表示，Cadence Xcelium仿真平臺已經在移動、圖像、服務器、消費電子、物聯網（IoT）和汽車等多個領域的早期用戶中得到了成功應用，并通過產品流片驗證。他舉例稱，如對于基于ARM的SoC設計，在門級仿真獲得了4倍的性能提升，在RTL仿真獲得了5倍的性能提升。意法半導體的28nm FD-SOI SoC和ASIC設計，使用Cadence Xcelium并行仿真平臺，在串行模式DFT仿真中得到8倍的速度提升。
全新Xcelium仿真平臺是Cadence驗證套件家族的新成員，旨在幫助系統(tǒng)和半導體設計公司有效的開發(fā)更完整、更具競爭力的終端產品。“Xcelium仿真平臺、JasperGold Apps、Palladium Z1企業(yè)級仿真平臺和Protium S1 FPGA原型驗證平臺共同構成了市場上最強大的驗證產品套件，幫助工程師加快設計創(chuàng)新的步伐。” Michał Siwiński說。
Michał Siwiński直言，前兩代仿真技術都各自發(fā)展了 20 年左右，相信全新的并行仿真技術將也成為未來 20 年的仿真基礎。
驗證充當的是“健康體檢”的角色，FPGA原型驗證平臺Protium S1有何升級？
驗證在SoC設計的過程中是非常重要的一環(huán)。“過去業(yè)內有人說驗證相當于‘買保險’，我個人覺得這個觀點是錯誤的，驗證實際上相當于是‘健康體檢’，提前發(fā)現問題，并采取措施及時解決。要不然等到出現問題就晚了。”Cadence全球副總裁亞太區(qū)總裁石豐瑜深入淺出地闡述了他對驗證的看法。
Cadence全球副總裁亞太區(qū)總裁石豐瑜
石豐瑜進一步指出，過去，在芯片設計行業(yè)很少聽到驗證，那是因為過去芯片并沒有像現在這么復雜，設計規(guī)模上一般幾百萬門、幾千萬門，通過仿真就可以找出大部分問題，而且這些問題大部分是功能上的問題。但現在芯片越來越復雜，除了要運行OS、跑軟件，還要把芯片做的越來越小。此外，芯片的核數也越來越多，功耗就變成了一個突出的問題。還有運行軟件時的帶寬是否足夠，等等。因此，芯片的復雜度大大增加，如果只是通過仿真來做，已經無法完成。但是這些問題一旦出現足以毀掉一個產品。因此，必須驗證。
“這些驗證已經不僅僅是功能驗證，還包括功耗、帶寬、系統(tǒng)穩(wěn)定性的驗證等?，F在驗證已經是個無窮盡的活，是一條曲線，永遠無法逼近完美，但IC設計人員只能盡量去做，把那些大問題盡早地找出來，并且?guī)椭蛻艚鉀Q。這也是Cadence推出這些產品的原因，并且已經成為IC設計業(yè)不可或缺的一套工具。”石豐瑜直言，其實伴隨著IC產業(yè)的發(fā)展，Cadence也遇到很多挑戰(zhàn)，尤其是在過去的5-10年，Cadence投入了很多研發(fā)經費，也收購了一些優(yōu)秀的公司，推出了一些很好的產品。
石豐瑜表示，從28nm開始，IC設計業(yè)開始遇到更多的挑戰(zhàn)。“我們也在與客戶溝通，希望他們能早點為驗證時代的來臨做準備。未來，設計一顆芯片在驗證上的花費可能比在設計更多。”
此次，Cadence發(fā)布的全新基于FPGA的Protium S1原型驗證平臺，借由創(chuàng)新的實現算法，可顯著提高工程生產效率。據介紹，Protium S1與Cadence Palladium Z1企業(yè)級仿真平臺前端一致，初始設計啟動速度較傳統(tǒng)FPGA原型平臺提升80%。Protium S1采用Xilinx Virtex UltraScale FPGA技術，設計容量比上一代平臺提升6倍，性能提高2倍。
Michał Siwiński稱，Protium S1平臺主要有以下優(yōu)勢來助力設計師進一步提高生產力：
1.超高速原型設計：Protium S1平臺具備先進的存儲單元建模和實現能力，可將原型設計啟動時間從數月降至數日，大幅提前固件開發(fā)日程。
2.方便使用與采納：Protium S1平臺和Palladium Z1共享一套通用編譯流程，現有編譯環(huán)境的重復利用率最高可達80%；兩個平臺之間保持前端流程高度一致。
3.創(chuàng)新的軟件調試能力：Protium S1平臺提供多種提高固件和軟件生產力的功能，包括存儲單元后門讀寫、跨分區(qū)轉存波形、force-release語句，以及運行時鐘控制。
Michał Siwiński表示，“Protium S1 為軟件開發(fā)團隊提供完整必需的軟硬件組件、全面集成的實現流程、更快的設計啟動時間和最先進的調試能力，使其可以提前數月交付更具吸引力的終端產品。”他透露，產品正式發(fā)布之前，Protium S1已被網絡、消費者類和存儲類市場多家廠商先期采用。
重視中國市場 加大在華研發(fā)力度
目前，Cadence在亞太區(qū)的銷售收入占了全球總收入的26%，北美所占的比例最大。不過，石豐瑜表示，中國已經成為全球成長最快的市場，Cadence在中國市場的成長最快。
石豐瑜指出，和20年前相比，美國的IC產業(yè)結構已經發(fā)生了很大變化，現在美國設計芯片的企業(yè)并不僅僅只有IC企業(yè)，很多系統(tǒng)公司又重新回來設計半導體，而以前他們希望盡快把半導體部門分出去。他稱，之所以出現這種情況，是因為整個半導體產業(yè)鏈的垂直分工已經非常明確，系統(tǒng)廠商不需要再自己做EDA工具，只需要專注在自己想要設計的芯片就可以了。
目前，Cadence正在加大在中國市場的投入。石豐瑜稱，中國的系統(tǒng)廠商已經成長起來了，在全球也處于領先的地位。而這些廠商要么與國內的半導體廠商進行深度合作，要么開始自己設計芯片，這對整個國內半導體產業(yè)的發(fā)展也有很大的推進作用。他進一步稱，“工具上的設計，必須要與客戶深度合作，國內有越來越多具有規(guī)模的廠商越往前引領潮流，與我們深度合作的機會越大。”
石豐瑜透露，目前在中國市場除了現場支持的工程師、銷售之外，也在把大部分研發(fā)轉到國內。“中國市場成長很快，客戶需求很大，種類也特別多，我們在國內把研發(fā)團隊建大建全是很自然的事情。北京、上海、深圳三個地方的員工加起來已有八九百人。”
