在今年的Imec技術(shù)論壇(ITF2017)上，Imec半導(dǎo)體技術(shù)與系統(tǒng)執(zhí)行副總裁An Steegen展示最新的半導(dǎo)體開(kāi)發(fā)藍(lán)圖，預(yù)計(jì)在2025年后將出現(xiàn)新制程節(jié)點(diǎn)——14埃米(14A；14-angstrom)。這一制程相當(dāng)于從2025年的2nm再微縮0.7倍；此外，新的占位符號(hào)出現(xiàn)，顯示制程技術(shù)專(zhuān)家樂(lè)觀看待半導(dǎo)體進(jìn)展的熱情不減。

Steegen指出：“我們?nèi)栽噲D克服種種困難，但如何實(shí)現(xiàn)的途徑或許已經(jīng)和以前所做的全然不同了。”

14埃米節(jié)點(diǎn)也暗示著原子極限不遠(yuǎn)了。單個(gè)砷原子(半導(dǎo)體所使用的較大元素之一)大約為1.2埃。

隨著半導(dǎo)體發(fā)展腳步接近未來(lái)的14埃米，工程師們可能得開(kāi)始在相同的芯片上混合鰭式場(chǎng)效晶體管(FinFET)和納米線或穿隧FET或自旋波晶體管。他們將會(huì)開(kāi)始嘗試更多類(lèi)型的內(nèi)存，而且還可能為新型的非馮·諾依曼計(jì)算機(jī)(non-Von Neumann)提供芯片。

短期來(lái)看，Steegen認(rèn)為業(yè)界將在7nm采用極紫外光(EUV)微影技術(shù)、FinFET則發(fā)生在5nm甚至3nm節(jié)點(diǎn)，而納米線晶體管也將在此過(guò)程中出現(xiàn)。20170524-FET-1

  • 如今，14埃米節(jié)點(diǎn)還只是出現(xiàn)在簡(jiǎn)報(bào)上的一個(gè)希望 （來(lái)源：Imec）*

Steegen表示：“從事硬件開(kāi)發(fā)工作的人員越來(lái)越有信心，相信EUV將在2020年初準(zhǔn)備好投入商用化。經(jīng)過(guò)這么多年的努力，這一切看來(lái)正穩(wěn)定地發(fā)展中。”

Imec是率先安裝原型EUV系統(tǒng)的公司，至今仍在魯汶(Leuven)附近大學(xué)校園旁的研究實(shí)驗(yàn)室中持續(xù)該系統(tǒng)的開(kāi)發(fā)。

Steegen預(yù)計(jì)，EUV“將在最關(guān)鍵的層級(jí)導(dǎo)入制程，”以便在線路終端處完成通道和區(qū)塊。使用今天的浸潤(rùn)式步進(jìn)器，這項(xiàng)任務(wù)必須通過(guò)3或4次的步驟，但透過(guò)EUV更精密的分辨率，只需一次即可完成。

工程師在這些先進(jìn)節(jié)點(diǎn)上工作時(shí)，必須先檢查其設(shè)計(jì)能夠搭配使用浸潤(rùn)式或EUV系統(tǒng)。當(dāng)他們?cè)趯⑿酒l(fā)揮到極致時(shí)，將會(huì)使用EUV更進(jìn)一步縮小其設(shè)計(jì)。

無(wú)論如何，還需要3或甚至4次的浸潤(rùn)式圖案化過(guò)程，才能打造具有小于40nm間距的特征尺寸。工程師不要指望設(shè)計(jì)規(guī)則能很快地變得更簡(jiǎn)單。20170524-FET-2Imec勾勒未來(lái)節(jié)點(diǎn)可能實(shí)現(xiàn)的功率性能

選擇抗蝕劑與晶體管

找到合適的抗蝕劑材料是讓EUV順利量產(chǎn)的幾項(xiàng)挑戰(zhàn)之一。到目前為止，如果研究人員能以20毫焦耳/平方公分的曝光能量進(jìn)行，就能使EUV順利進(jìn)展。

包括ASML、東京電子(Tokyo Electron)和ASM等幾家公司正在開(kāi)發(fā)專(zhuān)有(意味著昂貴)的技術(shù)來(lái)解決問(wèn)題。它們通常涉及了抗蝕劑處理以及多個(gè)制程步驟，才能蝕刻或退火掉粗糙度。

“這項(xiàng)技術(shù)看起來(lái)非常有希望，所以我們有信心能夠克服線邊粗糙度(LER)的問(wèn)題，”Steegen說(shuō)。

此外，Imec現(xiàn)正開(kāi)發(fā)保護(hù)EUV晶圓免于污染的防塵薄膜。它以碳納米管提供承受EUV曝光超過(guò)200W以上所需的強(qiáng)度，而非阻擋大部份光源穿透晶圓。

除了EUV以外，下一個(gè)重大障礙是基本晶體管的設(shè)計(jì)轉(zhuǎn)變——任何組件核心的電子開(kāi)關(guān)。Steegen說(shuō)：“FinFET的微縮是必須解決的關(guān)鍵問(wèn)題。”

截至目前為止，研究顯示，F(xiàn)inFET可以在5nm時(shí)使用，而如果導(dǎo)入EUV的情況順利，甚至可沿用至3nm節(jié)點(diǎn)。Steegen說(shuō)：“在3nm節(jié)點(diǎn)，F(xiàn)inFET和納米線的效果能幾乎一樣好，但納米線閘極間距帶來(lái)了更多的微縮，”他并展示一項(xiàng)堆棧8根納米線的研究。20170524-FET-3詳細(xì)觀察阻抗劑的問(wèn)題顯示，使用化學(xué)助劑和不使用化學(xué)助劑(CAR和NCAR)的研究結(jié)果。LWR/LCDU是指線邊粗糙度的測(cè)量值應(yīng)不超過(guò)特征間距尺寸的十分之一，圖中的范圍約為3.2至2.6。

信道微縮與內(nèi)存

如果EUV一再延遲，芯片制造商將會(huì)調(diào)整單元庫(kù)來(lái)縮小芯片。Imec正致力于開(kāi)發(fā)一個(gè)3軌(3-track)的單元庫(kù)，這是將芯片制造商目前用于10nm先進(jìn)制程的7-track單元庫(kù)縮小了0.52倍。

其折衷之處在于它能實(shí)現(xiàn)3nm節(jié)點(diǎn)，但僅為每單元1個(gè)FinFET保留空間，較目前每單元3個(gè)FinFET減少了。此外，隨著單元軌縮小，除了從7nm節(jié)點(diǎn)開(kāi)始的挑戰(zhàn)，預(yù)計(jì)工程師還將面對(duì)新的設(shè)計(jì)限制。

Imec正致力于開(kāi)發(fā)幾種得以減輕這些困難的設(shè)計(jì)，包括所謂的超級(jí)通道(super-vias)，連接3層(而2層)金屬以及深埋于設(shè)計(jì)中的電源軌，以節(jié)省空間。

這項(xiàng)工作顯示，設(shè)計(jì)人員可能被迫在3nm時(shí)移至納米線晶體管，實(shí)現(xiàn)完全以浸潤(rùn)式步進(jìn)器為基礎(chǔ)的制程。然而，透過(guò)EUV，3nm制程仍可能有足夠的空間實(shí)現(xiàn)5-track的單元庫(kù)，因而使用基于FinFET的組件。20170524-FET-4

  • 僅使用浸潤(rùn)式步進(jìn)器的制程可縮小單元軌，但卻會(huì)隨著閘極(紅色)縮小而犧牲FinFET(綠色)數(shù)量。而在底部，Imec展示研究人員正開(kāi)發(fā)的4個(gè)結(jié)構(gòu)，用于減緩微縮。*

無(wú)論如何，到了這些更先進(jìn)的節(jié)點(diǎn)時(shí)，系統(tǒng)、芯片和制程工程師都必須比以往更加密切地合作。他們必須確定哪些功能可以被整合于單一芯片上，或者是否需要單獨(dú)的芯片制作，如果是這樣的話，那么這些芯片又該如何進(jìn)行鏈接等等。

同時(shí)，還有一大堆新的內(nèi)存架構(gòu)仍處于實(shí)驗(yàn)室階段。Steegen說(shuō)，磁阻式隨機(jī)存取內(nèi)存(MRAM)目前是最有前景的替代技術(shù)，可用于取代SRAM快取，甚至是DRAM。然而，MRAM到了5nm以后可能還需要新晶體管結(jié)構(gòu)。

此外，還有其他更多有趣的選擇，包括自旋軌道轉(zhuǎn)矩MRAM以及鐵電RAM，可用于取代DRAM。業(yè)界目前正專(zhuān)注于至少5種備選的儲(chǔ)存級(jí)內(nèi)存技術(shù)，主要是交錯(cuò)式(crossbar)和電阻式RAM結(jié)構(gòu)的內(nèi)存。

此外，Imec正開(kāi)發(fā)新版OxRAM，將有助于物聯(lián)網(wǎng)(IoT)的設(shè)計(jì)。目前已經(jīng)針對(duì)可承受汽車(chē)設(shè)計(jì)所需溫度條件的方法進(jìn)行測(cè)試了。

面對(duì)諸多極其乏味的選擇與嚴(yán)苛挑戰(zhàn)，Steegen依然樂(lè)觀。在開(kāi)始對(duì)1,800位與會(huì)者發(fā)表演講之前，她還快速地進(jìn)行了一項(xiàng)調(diào)查，結(jié)果顯示有68%的人認(rèn)為半導(dǎo)體產(chǎn)業(yè)將順利過(guò)渡到3nm節(jié)點(diǎn)。

她說(shuō)：“謝謝所有對(duì)這個(gè)可能性回答『是』的人，而對(duì)于那些認(rèn)為『不』的人，我會(huì)證明你錯(cuò)了。”